1. 개요
Electronic Delay Storage Automatic Calculator영국의 케임브리지 대학교에서 개발한 전자식 컴퓨터.
EDVAC의 영향을 받아 개발되었으나, EDVAC보다 더 이른 시기에 완성 및 가동되었다.
후속 기종인 EDSAC 2가 그 역할을 이어받았다.
2. 제원
| 사이클 주기[1] | 72 μs (약 13.9 kHz) |
| 처리 단위 | 36비트 |
| 주소 크기 | 10비트 |
| 메모리 크기 | 512-1024 워드 (~2.3-4.6 KiB) |
| 연산 소자 | 진공관 |
| 진공관 수 | 약 3,000개 |
| 메모리 소자 | 수은 지연선 메모리 |
[1] 소자의 동작 주파수 자체는 500 kHz였지만, 당시 기술 수준에서는 데이터 처리가 1비트 단위로 이뤄졌기 때문에 36 클럭 사이클인 72 μs 주기의 마이너 사이클이 존재하였으며, 별도로 명령어 실행에는 종류에 따라 1.5 ms 또는 6.0 ms가 소요되었다.