||<-8><tablealign=center><bgcolor=#009385> 인텔 아톰 라인 마이크로아키텍처 ||
1. 개요
2013년 5월 정식 발표된 인텔 아톰 계보의 마이크로아키텍처.2. 상세
2.1. 변경점
- 코어 레벨 (솔트웰 대비)
- 프론트 엔드
- 분기예측기 크기 증가
- 간접(indirect) 분기예측 개선
- 디코더 개선 (명령어당 생성되는 uOp 수 감소)
- 루프 스트림 버퍼 개선
- 백 엔드
- 비순차적 실행(OoOE) 도입
- 단, 메모리 접근 및 각 부동소수점 스케줄러는 순차적으로 동작한다.
- 메모리 파이프라인과 정수 파이프라인을 분리
- 실행 유닛 재설계 (명령어 실행 레이턴시 개선)
- 메모리 서브시스템
- Non-blocking (최대 8개의 outstanding miss 허용)
- 비순차적 load
- TLB 크기 증가
- store to load forwarding 개선
- L2 캐시 크기 증가, 레이턴시 감소
- 명령어 집합
- SSE4.1/SSE4.2 확장 명령어 지원
- CRC32, POPCNT, PCLMULDQ 명령어 지원
- AES, RDRAND 지원
- PREFETCHW 지원
- 기타
- 하이퍼스레딩 지원 삭제
- 분기예측 실패 패널티가 13사이클 → 10사이클로 감소
비순차적 실행의 도입 및 프론트엔드/백엔드의 개량으로 인해 IPC가 크게 향상되었다.