최근 수정 시각 : 2024-05-23 12:27:35

틱톡전략

파일:Evi7HOe.png

1. 개요2. 멸망3. 틱(Tick)
3.1. '틱' 전략으로 만든 CPU 코드네임 일람
4. 톡(Tock)
4.1. '톡' 전략으로 만든 CPU코드네임 일람
5. 관련항목

1. 개요

인텔의 CPU 전략 중 하나로서 위 그림과 같이 공정의 미세화(=틱)와 아키텍처의 쇄신(=톡)을 교대로 진행하면서 새 제품을 출시해나가는 것을 의미한다. 구체적으로는 (4+1)년x2의 새 아키텍처 개발 능력[1]과 매 2년마다 새로운 공정을 도입할 능력을 최대한 활용해서 매년 새롭게 향상된 CPU를 출시하겠다는 전략이다.

발표 당시 인텔은 인텔 코어2 시리즈를 시작으로 x86 (마이크로)아키텍처 경쟁에서도, 최초의 FinFET 공정 양산[2]으로 공정 미세화에서도 그야말로 압도적인 우위를 가지고 있었기에 이를 영원히 굳히려는 야망으로 추진한 전략이다. 실제로는 2년 반 ~ 3년 정도 걸린 사이클이 더 많긴 하지만, 네할렘(2008년)~스카이레이크(2015년) 시기에는 그 정도도 따라올 경쟁사가 없던 터라 인텔 우위의 상징처럼 거론되기도 했다.

2. 멸망

2016년 3월 22일 인텔 스카이레이크 마이크로아키텍처를 마지막으로 틱-톡 모델 출시 전략의 종료와 함께 PAO(Process-Architecture-Optimization)[3] 전략을 발표하였다. 그리고 첫 'Optimization' 단계인 카비레이크부터 미세공정 개발의 지연 탓에 2년 뒤2018년에 나온 커피레이크 리프레시까지 'Process' 단계로 넘어가지 못하고 계속 Optimization 단계만 반복하며 2020년에 들어와서도 현재진행형으로 부진을 면치 못하다가 로켓 레이크에서 겨우 PAOOOOOA로 끝냈다.

전 인텔 CEO 브라이언 크르자니크의 엔지니어 정리해고와 여러가지 삽질[4][5]로 인해 신형 아키텍처는 꿈도 못 꾸고 미세화는 커녕 최적화만 5년 넘게 반복했고, 그사이에 AMDAMD ZEN 시리즈를 내놓고, TSMC 덕에[6] 공정 미세화까지 성공시키면서 착실히 따라와, 2018년 인텔 최대의 악재였던 멜트다운 버그와 겹쳐 점유율을 조금씩 뺏어오기 시작했다. 더구나 Apple Silicon이 가세하면서 이중고를 겪고 있는 중.

3. 틱(Tick)

틱은 CPU의 공정 미세화로 다이의 집적도를 높이는 것이다. ITRS(International Technology Roadmap for Semiconductors)의 메인 노드에 따라 공정이 축소된다. 또한 '톡'만큼은 아니지만 아키텍처가 소폭 개선된다.

3.1. '틱' 전략으로 만든 CPU 코드네임 일람

4. 톡(Tock)

톡은 새로운 마이크로아키텍처를 만들어내는 것이다.

4.1. '톡' 전략으로 만든 CPU코드네임 일람

5. 관련항목




파일:CC-white.svg 이 문서의 내용 중 전체 또는 일부는 문서의 r63에서 가져왔습니다. 이전 역사 보러 가기
파일:CC-white.svg 이 문서의 내용 중 전체 또는 일부는 다른 문서에서 가져왔습니다.
[ 펼치기 · 접기 ]
문서의 r63 (이전 역사)
문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

문서의 r (이전 역사)

[1] 마지막 1년은 양산 준비이기 때문에 굳이 설계팀이 매달려 있을 필요가 없어 실제로는 4년이 걸린다는 얘기이며, 2개의 개발팀을 교대로 돌려서 매 2년마다 새로운 아키텍처를 내놓겠다는 전략[2] 당시엔 IBM이 (2010년 전후 게임계의 레이트레이싱마냥) "FinFET 그거 언젠가는 해야겠는데, 양산하려면 갈 길이 너무 멀잖아?"하고 연구실 샘플로 논문 내는 정도로만 만족하고 있었는데, 인텔은 무려 시스템 부팅이 되는 ES로 시연했다.[3] 공정 미세화-신형 아키텍처-최적화[4] 가장 큰 양대산맥은 테블릿/스마트폰 시장 진입 실패와, (현재 기준 7나노급인) 10nm 공정 진입 전략을 잘못짠 게 꼽힌다. 삼성도 7nm 진입 전략을 잘못짜서 TSMC에 우위를 내줬다는 평가가 있는데, 인텔의 10nm 공정의 초기 설계는 애초에 실현 불가능한 방식이었다는 평가마저 있을 정도다.[5] 실제로는 테블릿 시장 진입 실패 -> 비용절감으로 손실을 감추어서 실패의 책임 추궁을 피하기 위한 엔지니어 정리해고 -> 나머지 삽질의 원인이 되었다는 평가가 많으며, 심지어 2024년에도 그 여파가 미치고 있다는 의혹이 제기될 정도[6] AMD 생산공장을 분사한 GF는 마지막 공정인 12LP+ 조차도 인텔 14나노보다 낫기는 커녕 동급이라고도 장담하기 힘든 수준이다. 참고로 이 공정은 삼성 14LPP -> GF 12LP -> GF 12LP+의 계보를 가진다.

분류